feat(tex): ✨ work on the Auslegung
This commit is contained in:
Xaseiresh
parent
a930c391d1
commit
1a95230b2b
18 changed files with 1281 additions and 1482 deletions
207
TeX/Kapitel/Auslegung.tex
Normal file
207
TeX/Kapitel/Auslegung.tex
Normal file
|
|
@ -0,0 +1,207 @@
|
|||
\chapter{Entwicklung des Transimpedanzverstärkers}
|
||||
|
||||
In diesem Kapitel wird auf die Auslegung eines spezifischen TIV-Schaltkreises eingegangen.
|
||||
Es werden die zu erreichenden Zielparameter des Verstärkers festgelegt und erläutert.
|
||||
Hiernach werden verschiedene Bauteile zur Auswahl gezogen, wobei die limitierenden parasitären Effekte dieser dar gestellt werden.
|
||||
Eine Auswahl der Bauteile wird mit Hinsicht auf die Zielparameter des Designs durchgeführt.
|
||||
|
||||
\section{Zielparameter}
|
||||
|
||||
Wie in Abschnitt \ref{chap:tia_in_ims} dargestellt, ist die Aufgabe eines TIVs im IMS,
|
||||
die Stromflüsse der Ionenpackete auf eine messbare Spannung zu verstärken. Hierbei soll der TIV die Form eines solchen
|
||||
Packetes möglichst akkurat dar stellen. Für das in dieser Arbeit ausgewählte IMS-Verfahren ist bereits die Größe der Ionen-Pakete bekannt\todo{Insert ref here}.
|
||||
Somit können aus diesen Messwerten die Zielwerte des Verstärkers abgeleitet werden.
|
||||
|
||||
Für eine erste Auslegung wird das folgende IMS-System angestrebt: \todo[inline]{Describe IMS}.
|
||||
Dieses generiert Ionenpackete mit einer Gausschen Verteilung \todo{verify this} mit einer Standardabweichung von circa $\SI{1.5}{\micro\second}$.
|
||||
Um diese Packete abbilden zu können ist eine Bandbreite von mindestens $\SI{30}{\kilo\hertz}$ notwendig.
|
||||
Die größte Peak-Amplitude, die hierbei zu erwarten ist, ist circa \todo{Insert peak amplitude}. Somit reicht ein Eingangsbereich des TIV von $\pm\SI{1}{\nano\ampere}$.
|
||||
|
||||
\begin{figure}
|
||||
\centering
|
||||
\missingfigure{Include figure for an example IMS peak shape}
|
||||
\caption{\label{fig:example_ims_peak}Messung eines beispielhaften Ionen-Peaks}
|
||||
\end{figure}
|
||||
|
||||
Der Ausgang des TIV wird einen Analog-Digital-Wandler (im folgenden ADC) antreiben. Diese Bauteile wandeln ein
|
||||
Spannungssignal in ein digitales Signal um, welches vom Rest des Systems ausgewertet werden kann. Der im Ziel-IMS ausgewählte ADC,
|
||||
der \todo{insert ADC name}, hat einen Eingangsbereich von $\pm\SI{2}{\volt}$\todo{verify}. Somit kann die Gesamtverstärkung des TIVs festgelegt werden als:
|
||||
$A_\mathrm{TIV} = V_\mathrm{out}/I_\mathrm{in} = \SI{2}{\volt} / \SI{1}{\nano\ampere} = \SI{2}{\giga\ohm}$
|
||||
|
||||
\section{Analyse der Parasitäreffekte}
|
||||
|
||||
Im folgenden werden die bereits in Kapiteln
|
||||
\ref{chap:basics_parasitics} und \ref{chap:basics_opamp} beschriebenen parasitären Effekte
|
||||
im Kontext des TIVs genauer untersucht. Die Auswirkungen der verschiedenen Effekte auf das Verhalten
|
||||
der Schaltung werden beschrieben, und Grenzwerte für bestimmte Parameter mithilfe der Zielparameter bestimmt.
|
||||
Ebenfalls werden Möglichkeiten zur Reduktion einiger Parasitäreffekte beschrieben.
|
||||
|
||||
\subsection{Effekte der passive Bauelemente}
|
||||
|
||||
In diesem Kapitel wird auf das Verhalten der passiven Bauteile eingegangen, und wie deren parasitäre
|
||||
Effekte den Schaltkreis beeinflussen. Dies bezieht sich überwiegend auf den Rückkoppelwiderstand und
|
||||
die parasitären Kapazitäten der Schaltung.
|
||||
|
||||
\subsubsection{Parasitäre Rückkopplungskapazität}
|
||||
|
||||
Der Rückkoppelwiderstand ist ein zentrales Bauteil des TIVs, welcher die Verstärkung
|
||||
des gesamten Schaltkreises festlegt.
|
||||
Bisher wurde von einem idealen Widerstand ausgegangen, jedoch besitzen alle Bauteile eine parasitäre Kapazität,
|
||||
wie in Kapitel \ref{chap:basics_parasitics} festgelegt wurde.
|
||||
Abbildung \ref{fig:example_r_cp} in diesem Kapitel zeigt, dass diese Kapazität
|
||||
an hochohmigen Widerständen schon bei geringeren Frequenzen einen Einfluss auf die Bandbreite haben kann.
|
||||
|
||||
Nun soll genauer auf den Ursprung der Kapazität, den zu erwartenden Wert, sowie mögliche Mitigationen eingegangen werden.
|
||||
Um dies zu erreichen, wird eine Simulation in dem Programm ``CST Studio Suite 2021'' eingerichtet. Dieses Programm erlaubt die Simulation
|
||||
verschiedener elektrostatischer und dynamischer Modelle, um zum Beispiel die kapazitive Kopplung einer Schaltung untersuchen zu können.
|
||||
|
||||
Als erster Ansatz wird von einem Dickfilm-Widerstand im Gehäuseformat ``1206'' ausgegangen.
|
||||
Diese Größe bietet eine angemessene Auswahl von Widerstandswerten in der Größenordnung eines TIV-Rückkoppelwiderstandes an,
|
||||
und ist leicht erhältlich. Somit ist dies ein guter Kanditat für den im späteren Design verwendeten Widerstand.
|
||||
Diese Art von Widerstand besteht aus einem Keramik-Kern mit zwei metallisierten Anschlüssen an den Enden und einem Kohle-Film, welcher
|
||||
den eigentlichen elektrischen Widerstand bildet. Das in CST erstellte Modell diesen ist in Abbildung \ref{fig:cst_model_1206} dargestellt.
|
||||
|
||||
\begin{figure}[h]
|
||||
\begin{subfigure}[t]{.5\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=0.9\textwidth]{entwicklung/cst_model_r1206.png}
|
||||
\subcaption{\label{fig:cst_model_1206}Modell des 1206-Widerstandes}
|
||||
\end{subfigure}%
|
||||
\begin{subfigure}[t]{.5\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=0.9\textwidth]{entwicklung/cst_model_r1206_flipchip.png}
|
||||
\subcaption{\label{fig:cst_model_1206_flipchip}Modell des 1206-Flipchip-Widerstandes}
|
||||
\end{subfigure}
|
||||
\caption[CST-Widerstandsmodelle]{Die in CST Studio Suite 2021 erstellten Widerstandsmodelle.
|
||||
Zu sehen ist die Keramik in weiß, die Metallkontakte in Braun, und der Kohlefilm in Dunkellila}
|
||||
\end{figure}
|
||||
|
||||
|
||||
Eine weitere mögliche Bauart eines Widerstandes ist die sog. Flipchip-Terminierung.
|
||||
Hierbei wird die Metallisierung nur auf einer Seite der Keramik, neben dem Widerstandsfilm, aufgebracht.
|
||||
Dies soll Streueffekte und Kapazitäten verringern. Das für diese Widerstandsart erstellte Modell ist
|
||||
in Abbildung \ref{fig:cst_model_1206_flipchip} dargestellt.
|
||||
|
||||
Mithilfe dieser Modelle können nun die kapazitiven Kopplungen bestimmt werden.
|
||||
Hierfür wird der ``Electrostatic Solver'' genutzt, welcher die elektrischen Felder im statischen Zustand,
|
||||
sowie die kapazitive Kopplung von Potentialen, berechnet. Die Widerstände werden hierbei auf einer Grundfläche aus FR4 platziert.
|
||||
Dies entspricht dem Platinenmaterial einer reellen Platine, welches durch sein Dielektrikum auch Einfluss auf die Kapazitäten haben.
|
||||
Der Flipchip-Widerstand wird hierbei mit den Kontakten nach unten zeigend simuliert. Bei dem Standard-1206 Gehäuse
|
||||
werden zwei Anbringungsmöglichkeiten (Widerstandsbelag nach oben und nach unten) getestet.
|
||||
|
||||
\begin{figure}[h]
|
||||
\centering
|
||||
\scalebox{-1}[1]{
|
||||
\includegraphics[width=0.7\textwidth]{entwicklung/cst_model_simsetup.png}
|
||||
}
|
||||
\caption[Aufbau der Simulation der parasitären Rückkoppelkapazitäten]{\label{fig:cst_r_sim_setup}Aufbau der elektrostatischen Simulation der Widerstandskapazitäten.
|
||||
Aufgebaut sind der Flipchip-Widerstand (rechts), ein regulärer 1206-Format Widerstand mit dem Kohlefilm auf der Unterseite (mittig),
|
||||
und ein 1206-Widerstand in normaler Aufbauweise mit dem Film nach oben zeigend (links). Die Widerstände sind auf einem FR4-Substrat angebracht (türkis)}
|
||||
\end{figure}
|
||||
|
||||
In der Simulation werden die metallisierten Enden der Widerstände auf unterschiedliche
|
||||
potentiale gelegt, um das E-, D- und Potentialfeld berechnen zu können.
|
||||
Hierbei wird $\pm\SI{0.5}{\volt}$ gewählt, um ein Gesamtpotential von $\SI{1}{\volt}$ auf zu bauen.
|
||||
|
||||
Abbildungen \ref{fig:cst_r_potentials} und \ref{fig:cst_r_ds} zeigen die Ergebnisse der Feldsimulationen
|
||||
auf. Vor allem die Darstellung des D-Feldes gibt Hinweise auf die Positionen der parasitären Kapazitäten,
|
||||
da sich die auf einer leitenden Fläche befindende Ladung wie folgt berechnen lässt:\todo{Quote Maxwell?}
|
||||
|
||||
\begin{table}[h]
|
||||
\centering
|
||||
\begin{tabular}{ |c|c|c| }
|
||||
\hline
|
||||
\multicolumn{3}{|c|}{\caption{Ergebnisse der Kapazitätsberechnung}}
|
||||
Typ & Kapazität \\
|
||||
\hline
|
||||
1206, Film obig & $\SI{57\decimalcomma 07}{\femto\farad}$ \\
|
||||
1206, Film unten & $\SI{60\decimalcomma 41}{\femto\farad}$ \\
|
||||
Flipchip & $\SI{51.13}{\femto\farad}$ \\
|
||||
\hline
|
||||
\end{tabular}
|
||||
\end{table}
|
||||
|
||||
\begin{equation}
|
||||
\iint \mathbf{D} \cdot dS = \iiint \rho_f dV
|
||||
\end{equation}
|
||||
|
||||
Durch Bestimmung der Flussrichtungen des D-Feldes lassen sich somit die Quellen der
|
||||
Ladungen bestimmen. Dies ist zum Verständnis der Kapazität und der späteren Verminderung dieser
|
||||
nützlich.
|
||||
|
||||
\begin{figure}[h]
|
||||
\centering
|
||||
\begin{subfigure}[b]{1\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=0.8\textwidth]{entwicklung/cst_estatic/potential_all.png}
|
||||
\subcaption{\label{fig:cst_estatic_potential_all}Potentialfeld der Widerstände aus oberer Ansicht}
|
||||
\end{subfigure}
|
||||
|
||||
\vspace{2pt}
|
||||
|
||||
\hspace{0.1\linewidth}%
|
||||
\begin{subfigure}[t]{.25\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=1\textwidth,trim={0 0 0 0.8cm},clip]{entwicklung/cst_estatic/potential_3t_t}
|
||||
\subcaption{Potential innerhalb des nach oben zeigenden 1206 Widerstandes}
|
||||
\end{subfigure}\hfill%
|
||||
\begin{subfigure}[t]{.25\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=1\textwidth]{entwicklung/cst_estatic/potential_3t_b}
|
||||
\subcaption{Potential innerhalb des herunterzeigenden 1206 Widerstandes}
|
||||
\end{subfigure}\hfill%
|
||||
\begin{subfigure}[t]{.25\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=1\textwidth]{entwicklung/cst_estatic/potential_flip}
|
||||
\subcaption{Potential innerhalb des Flipchip}
|
||||
\end{subfigure}\hspace{0.1\linewidth}
|
||||
|
||||
\caption{\label{fig:cst_r_potentials}Die Potentialfelder der elektrostatischen Simulation
|
||||
der Widerstände, verschiedene Ansichten}
|
||||
\end{figure}
|
||||
|
||||
|
||||
|
||||
\begin{figure}[h]
|
||||
\centering
|
||||
\begin{subfigure}[b]{1\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=0.8\textwidth]{entwicklung/cst_estatic/d_all}
|
||||
\subcaption{\label{fig:cst_estatic_d_all}D-Feld der Widerstände von oberer Ansicht}
|
||||
\end{subfigure}
|
||||
|
||||
\vspace{2pt}
|
||||
|
||||
\hspace{0.1\linewidth}%
|
||||
\begin{subfigure}[t]{.25\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=1\textwidth]{entwicklung/cst_estatic/d_3t_t}
|
||||
\subcaption{Schnittfläche des D-Feldes in der Mitte des nach oben zeigenden 1206 Widerstandes} \end{subfigure}\hfill%
|
||||
\begin{subfigure}[t]{.25\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=1\textwidth,clip,trim={0 0.8cm 0 0}]{entwicklung/cst_estatic/d_3t_b}
|
||||
\subcaption{Schnittfläche des D-Feldes in der Mitte des herunterzeigenden 1206}
|
||||
\end{subfigure}\hfill%
|
||||
\begin{subfigure}[t]{.25\linewidth}
|
||||
\centering
|
||||
\includegraphics[width=1\textwidth,clip,trim={0.2cm 0 0cm 0}]{entwicklung/cst_estatic/d_flip}
|
||||
\subcaption{Schnittfläche des D-Feldes in der Mitte des Flipchip}
|
||||
\end{subfigure}\hspace{0.1\linewidth}
|
||||
|
||||
\caption{\label{fig:cst_r_ds} Die D-Feldstärken der elektrostatischen Simulation in verschiedenen Ansichten.}
|
||||
\end{figure}
|
||||
|
||||
|
||||
\subsubsection{Thermisches Rauschen}
|
||||
\subsubsection{Parasitäre Eingangskapazität}
|
||||
|
||||
\subsection{Effekte des OpAmp}
|
||||
\subsubsection{Verstärkungs-Bandbreiten-Produkt}
|
||||
\subsubsection{OpAmp-Rauschen}
|
||||
|
||||
\section{Untersuchung von Kompensationsmöglichkeiten}
|
||||
|
||||
\section{Design der Schaltung}
|
||||
\todo{Is 'Design' an acceptable word?}
|
||||
|
||||
\section{Design des PCBs}
|
||||
Loading…
Add table
Add a link
Reference in a new issue