Xaseiresh/master-thesis
1
0
Fork 0
Code Issues Pull requests Projects Releases Packages Wiki Activity

corrections: finishing touches for now

Browse source
This commit is contained in:
David Bailey 2024-08-29 16:14:02 +02:00
parent 597a5ffee0
commit 6fe16edd27
6 changed files with 161 additions and 32 deletions
Download patch file Download diff file Expand all files Collapse all files

16
TeX/Kapitel/Auslegung.tex
View file

@ -29,7 +29,7 @@ für die kleinsten Pakete.
Eine beispielhafte Messung eines IMS-Systemes ist in Abbildung \ref{fig:example_ims_peak} dargestellt.
Um diese Pakete abbilden zu können ist eine Bandbreite von mindestens $\SI{30}{\kilo\hertz}$ notwendig.
Die größte Peak-Amplitude, die hierbei abgebildet werden soll,
befindet sich im Bereich von circa $\SI{1}{\nano\ampere}$
befindet sich im Bereich von circa $\SI{1}{\nano\ampere}$.
\begin{figure}
\centering
@ -370,10 +370,11 @@ trifft auf sowohl den Standard-Widerstand als auch den Flipchip zu.
Um den parasitären Kapazitäten entgegen zu wirken soll nun erprobt werden,
ob durch eine bestimmte Platzierung von Elektroden im PCB-Material
die Parallelkapazität verringert werden kann.
Durch korrekte Platzierung eines sog. Guard Rings \cite{SierraReduceCapacitances}
kann theoretisch das D-Feld auf diesen umgeleitet
Durch korrekte Platzierung eines sog. Guard Rings bzw.
einer Abschirmungselektrode
kann theoretisch das D-Feld auf diese umgeleitet
werden, wodurch das PCB-Material selbst eine kleinere Teilhabe an der
parasitären Kapazität des Widerstandes haben sollte \cite{Yang:21}.
parasitären Kapazität des Widerstandes haben sollte \cite{SierraReduceCapacitances}\cite{Yang:21}.
Ein erster Versuch hierfür wird aus zwei symmetrischen Elektroden aufgebaut, welche unterhalb der Kontakte der
Widerstände aufgebaut werden und auf dasselbe Potential wie die entsprechenden Kontakte gelegt werden.
@ -403,7 +404,10 @@ Abbidlung \ref{fig:r_shielding_capacitances} zeigt alle Kapazitäten, welche von
\begin{figure}[h]
\centering
\includegraphics[width=0.6\linewidth]{entwicklung/cst_estatic_shld/shielding_capacitors.drawio.png}
\caption{\label{fig:r_shielding_capacitances}Schematische Darstellung der Kapazitäten, welche einer der Widerstandskontakte sieht.}
\caption[Schematische Darstellung der Kapazitäten, welche einer der Widerstandskontakte sieht]{
\label{fig:r_shielding_capacitances}
Schematische Darstellung der Kapazitäten, welche einer der Widerstandskontakte sieht.
Eigene Darstellung.}
\end{figure}
Von Interesse sind die Parallelkapazität der Widerstandskontake, $C_\mathrm{r,p}$,
@ -932,7 +936,7 @@ genügend GBWP und kleinen Eingangsleckströmen, um als TIV nutzbar zu sein.
Bestimmung OpAmp-Rauschens]{
\label{fig:opamp_vin_noise_schematic}Schaltkreis der LTSpice-Simulation zur
Bestimmung OpAmp-Rauschens.}
\end{figure}
\end{figure}\todo{Trim this image?}
Variiert werden $C_\mathrm{in}$ sowie $R_\mathrm{f}$, um die Auswirkungen dieser Parameter
betrachten zu können. Hierbei wird das Rauschen eingangsbezogen gemessen, d.h. die Ausgangsspannung