\chapter{Entwicklung des Transimpedanzverstärkers}

In diesem Kapitel wird auf die Auslegung eines spezifischen TIV-Schaltkreises eingegangen.
Es werden die zu erreichenden Zielparameter des Verstärkers festgelegt und erläutert.
Hiernach werden verschiedene Bauteile zur Auswahl gezogen, wobei die limitierenden parasitären Effekte dieser dar gestellt werden.
Eine Auswahl der Bauteile wird mit Hinsicht auf die Zielparameter des Designs durchgeführt.

\section{Zielparameter}
\label{chap:tia_design_goals}

Wie in Abschnitt \ref{chap:tia_in_ims} dargestellt, ist die Aufgabe eines TIVs im IMS,
die Stromflüsse der Ionenpackete auf eine messbare Spannung zu verstärken. Hierbei soll der TIV die Form eines solchen
Packetes möglichst akkurat dar stellen. Für das in dieser Arbeit ausgewählte IMS-Verfahren ist bereits die Größe der Ionen-Pakete bekannt\todo{Insert ref here}.
Somit können aus diesen Messwerten die Zielwerte des Verstärkers abgeleitet werden.

Für eine erste Auslegung wird das folgende IMS-System angestrebt: \todo[inline]{Describe IMS}.
Dieses generiert Ionenpackete mit einer Gausschen Verteilung \todo{verify this} mit einer Standardabweichung von circa $\SI{1.5}{\micro\second}$.
Um diese Packete abbilden zu können ist eine Bandbreite von mindestens $\SI{30}{\kilo\hertz}$ notwendig.
Die größte Peak-Amplitude, die hierbei zu erwarten ist, ist circa \todo{Insert peak amplitude}. Somit reicht ein Eingangsbereich des TIV von $\pm\SI{1}{\nano\ampere}$.

\begin{figure}
    \centering
    \missingfigure{Include figure for an example IMS peak shape}
    \caption{\label{fig:example_ims_peak}Messung eines beispielhaften Ionen-Peaks}
\end{figure}

Der Ausgang des TIV wird einen Analog-Digital-Wandler (im folgenden ADC) antreiben. Diese Bauteile wandeln ein
Spannungssignal in ein digitales Signal um, welches vom Rest des Systems ausgewertet werden kann. Der im Ziel-IMS ausgewählte ADC,
der \todo{insert ADC name}, hat einen Eingangsbereich von $\pm\SI{2}{\volt}$\todo{verify}. Somit kann die Gesamtverstärkung des TIVs festgelegt werden als:
$A_\mathrm{TIV} = V_\mathrm{out}/I_\mathrm{in} = \SI{2}{\volt} / \SI{1}{\nano\ampere} = \SI{2}{\giga\ohm}$

\section{Analyse der Parasitäreffekte}

Im folgenden werden die bereits in Kapiteln 
\ref{chap:basics_parasitics} und \ref{chap:basics_opamp} beschriebenen parasitären Effekte
im Kontext des TIVs genauer untersucht. Die Auswirkungen der verschiedenen Effekte auf das Verhalten 
der Schaltung werden beschrieben, und Grenzwerte für bestimmte Parameter mithilfe der Zielparameter bestimmt.
Ebenfalls werden Möglichkeiten zur Reduktion einiger Parasitäreffekte beschrieben.

\subsection{Effekte der passive Bauelemente}

In diesem Kapitel wird auf das Verhalten der passiven Bauteile eingegangen, und wie deren parasitäre
Effekte den Schaltkreis beeinflussen. Dies bezieht sich überwiegend auf den Rückkoppelwiderstand und
die parasitären Kapazitäten der Schaltung.

\subsubsection{Thermisches Rauschen}

Wie bereits in Kapitel \ref{chap:basics_parasitics} beschrieben, besitzen resistive Bauteile
ein thermisches Rauschen. In diesem Abschnitt wird der Einfluss des Rauschens untersucht.

In einem TIV-Schaltkreis gibt es ein Bauteil mit hohem Widerstand: Der Rückkoppelwiderstand.
Somit wird vermutet, dass dieser Widerstand eine dominierende Quelle des thermischen Rauschens ist.
Laut Gleichung \ref{eqn:thermal_voltage_noise} wächst die Amplitude des Spannungsrauschens mit der Wurzel des
Widerstandswertes, wodurch eine erste Vermutung ist, dass ein kleinerer Widerstand besser wäre.
Für einen TIV ist der Eingang jedoch ein strombasierter Eingang. Somit muss das Stromrauschen betrachtet werden.
Dies lässt sich berechnen wie folgt:\todo{Cite or explain this}

\begin{eqnarray}
    I_\mathrm{n,rms} & = & \frac{V_\mathrm{n,rms}}{R} \\
    I_\mathrm{n,rms} & = & \frac{\sqrt{4k_BTR\Delta f}}{R} \\
    I_\mathrm{n,rms} & = & \sqrt{\frac{4k_BT\Delta f}{R}}\label{eqn:thermal_current_noise}
\end{eqnarray}

Laut Gleichung \ref{eqn:thermal_current_noise} ist somit ein {\em größerer} Widerstand von Vorteil,
um den Einfluss des thermalen Rauschens zu minimieren. Für das Design soll somit eine Maximierung des
gesamten Rückkoppelwiderstandes angestrebt werden.

\subsubsection{Parasitäre Rückkopplungskapazität}

Der Rückkoppelwiderstand ist ein zentrales Bauteil des TIVs, welcher die Verstärkung 
des gesamten Schaltkreises festlegt.
Alle Bauteile eine parasitäre Kapazität, 
wie in Kapitel \ref{chap:basics_parasitics} festgelegt wurde.
Abbildung \ref{fig:example_r_cp} in diesem Kapitel zeigt, dass diese Kapazität
an hochohmigen Widerständen schon bei geringeren Frequenzen einen Einfluss auf die Bandbreite haben kann.
Im Falle des Rückkoppelwiderstandes sorgt die Verringerung der Impedanz für eine Verringerung
der Verstärkung des OpAmp, und somit für eine reduzierte Bandbreite des gesamten Verstärkers. Diese Einschränkung
darf nicht unter die in Kapitel \ref{chap:tia_design_goals} festgelegte Zielbandbreite fallen.

Nun soll genauer auf den Ursprung der Kapazität, den zu erwartenden Wert, sowie mögliche Mitigationen eingegangen werden.
Um dies zu erreichen, wird eine Simulation in dem Programm ``CST Studio Suite 2021'' eingerichtet. Dieses Programm erlaubt die Simulation
verschiedener elektrostatischer und dynamischer Modelle, um zum Beispiel die kapazitive Kopplung einer Schaltung untersuchen zu können.

Als erster Ansatz wird von einem Dickfilm-Widerstand im Gehäuseformat ``1206'' ausgegangen.
Diese Größe bietet eine angemessene Auswahl von Widerstandswerten in der Größenordnung eines TIV-Rückkoppelwiderstandes an,
und ist leicht erhältlich. Somit ist dies ein guter Kanditat für den im späteren Design verwendeten Widerstand.
Diese Art von Widerstand besteht aus einem Keramik-Kern mit zwei metallisierten Anschlüssen an den Enden und einem Kohle-Film, welcher
den eigentlichen elektrischen Widerstand bildet. Das in CST erstellte Modell diesen ist in Abbildung \ref{fig:cst_model_1206} dargestellt.

\begin{figure}[h]
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[width=0.9\textwidth]{entwicklung/cst_model_r1206.png}
        \subcaption{\label{fig:cst_model_1206}Modell des 1206-Widerstandes}
    \end{subfigure}%
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[width=0.9\textwidth]{entwicklung/cst_model_r1206_flipchip.png}
        \subcaption{\label{fig:cst_model_1206_flipchip}Modell des 1206-Flipchip-Widerstandes}
    \end{subfigure}
    \caption[CST-Widerstandsmodelle]{Die in CST Studio Suite 2021 erstellten Widerstandsmodelle.
    Zu sehen ist die Keramik in weiß, die Metallkontakte in Braun, und der Kohlefilm in Dunkellila}
  \end{figure}
  

Eine weitere mögliche Bauart eines Widerstandes ist die sog. Flipchip-Terminierung.
Hierbei wird die Metallisierung nur auf einer Seite der Keramik, neben dem Widerstandsfilm, aufgebracht.
Dies soll Streueffekte und Kapazitäten verringern. Das für diese Widerstandsart erstellte Modell ist 
in Abbildung \ref{fig:cst_model_1206_flipchip} dargestellt.

Mithilfe dieser Modelle werden nun die kapazitiven Kopplungen bestimmt.
Hierfür wird der ``Electrostatic Solver'' genutzt, welcher die elektrischen Felder im statischen Zustand,
sowie die kapazitive Kopplung von Potentialflächen, berechnet. Die Widerstände werden hierbei auf einer Grundfläche aus FR4 platziert.
Dies entspricht dem Platinenmaterial einer reellen Platine, welches durch sein Dielektrikum auch Einfluss auf die Kapazitäten hat.
Der Flipchip-Widerstand wird hierbei mit den Kontakten nach unten zeigend simuliert. Bei dem Standard-1206 Gehäuse
werden zwei Anbringungsmöglichkeiten (Widerstandsbelag nach oben und nach unten) getestet.

\begin{figure}[h]
    \centering
    \scalebox{-1}[1]{
        \includegraphics[width=0.7\textwidth]{entwicklung/cst_model_simsetup.png}
    }
    \caption[Aufbau der Simulation der parasitären Rückkoppelkapazitäten]{\label{fig:cst_r_sim_setup}Aufbau der elektrostatischen Simulation der Widerstandskapazitäten.
     Aufgebaut sind der Flipchip-Widerstand (rechts), ein regulärer 1206-Format Widerstand mit dem Kohlefilm auf der Unterseite (mittig),
     und ein 1206-Widerstand in normaler Aufbauweise mit dem Film nach oben zeigend (links). Die Widerstände sind auf einem FR4-Substrat angebracht (türkis)}
\end{figure}

In der Simulation werden die metallisierten Enden der Widerstände auf unterschiedliche 
potentiale gelegt, um das E-, D- und Potentialfeld berechnen zu können.
Hierbei wird $\pm\SI{0.5}{\volt}$ gewählt, um ein Gesamtpotential von $\SI{1}{\volt}$ auf zu bauen, wobei
die Auswahl der Potentialwerte auf die von CST berechnete Kapazität keinen Einfluss nimmt, und lediglich zur
Visualisierung dient.

\begin{table}[h]
    \centering
    \caption{\label{table:para_r_cf}Ergebnisse der Kapazitätsberechnung}
    \begin{tabular}{ |l|r|r| }
        \hline
        Typ & Parallelkapazität & Erdkapazität \\
        \hline
        1206, Film obig & $\SI{46.81}{\femto\farad}$ & $\SI{89.95}{\femto\farad}$ \\
        1206, Film unten & $\SI{46.93}{\femto\farad}$ & $\SI{90.17}{\femto\farad}$ \\
        Flipchip & $\SI{40.84}{\femto\farad}$  & $\SI{84.36}{\femto\farad}$ \\
        \hline
    \end{tabular}
\end{table}

Die Ergebnisste sind in Tabelle \ref{table:para_r_cf} dargestellt. Deutlich zu erkennen ist eine
Verringerung der parasitären Kapazität bei der Flipchip-Technologie. Die Anbringung des Standard-1206 
Widerstandes hat nur eine kleine Auswirkung auf die Kapazität, wobei die normale Anbringung (Film obig)
etwas besser scheint. Zusätzlich wurde die Kapazität in das Vakuum bzw. Erde berechnet.
Dies beeinflusst nicht direkt die Übertragungsfunktion des Widerstandes, trägt jedoch zu z.B. 
der Eingangskapazität bei. Zudem scheint es keine großen Unterschiede bei der Anbringung des 
1206-Widerstandes zu geben, wofür im Folgenden nur noch die Standard-Anbringung betrachtet wird.

Mithilfe der ersten Kapazitätswerte und der in Kapitel \ref{chap:tia_design_goals} bestimmten Bandbreite
lässt sich nun ein oberer Grenzwert des Rückkoppelwiderstandes berechnen.
Dies ergibt aus der Gleichung der Grenzfrequenz eines RC-Filters, beschrieben in Gleichung \ref{eqn:max_rf}.
Die berechneten Grenzwerte der Widerstände sind in Tabelle \ref{table:para_r_max} dargestellt.

\begin{eqnarray}
    f_c & = & 2\pi\cdot \left(R_f \cdot C_f\right)^{-1} \\
    \SI{30}{\kilo\hertz} & \leq  & f_c \\
    \SI{30}{\kilo\hertz} & \leq & 2\pi\cdot \left(R_f\cdot C_f\right)^{-1} \\
    R_f & \leq & 2\pi\cdot \left(\SI{30}{\kilo\hertz}\cdot C_f\right)^{-1}\label{eqn:max_rf}
\end{eqnarray}

\begin{table}[h]
    \centering
    \caption{\label{table:para_r_max}Obere Grenzwerte der Widerstandsauswahl}
    \begin{tabular}{ |l|r| }
        \hline
        Typ & Grenzwert \\
        \hline
        1206, Film obig & $\SI{113.3}{\mega\ohm}$ \\
        1206, Film unten & $\SI{133.0}{\mega\ohm}$ \\
        Flipchip & $\SI{129.9}{\mega\ohm}$ \\
        \hline
    \end{tabular}
\end{table}

Für den gesamten TIV ist nach Kapitel \ref{chap:tia_design_goals} eine Gesamtverstärkung
von ca. $\SI{2}{\giga\ohm}$ gewünscht, und entsprechend des vorherigen Kapitels ist ein möglichst großer
Rückkoppelwiderstand vorteilhaft. Somit wird nun mithilfe der Simulationen nach der Quelle
dieser Kapazität gesucht, und Möglichkeiten zur Verringerung dieser (und somit Steigerung der Widerstandsgrenze) gesucht.

Abbildungen \ref{fig:cst_r_potentials} und \ref{fig:cst_r_ds} zeigen die Ergebnisse der Feldsimulationen
auf. Vor allem die Darstellung des D-Feldes gibt Hinweise auf die Positionen der parasitären Kapazitäten,
da sich die auf einer leitenden Fläche befindende Ladung wie folgt berechnen lässt:\todo{Quote Maxwell?}

\begin{equation}
    \iint \mathbf{D} \cdot dS = \iiint \rho_f dV\label{eqn:integral_d}
\end{equation}

Durch Bestimmung der Flussrichtungen des D-Feldes lassen sich somit die Quellen der
Ladungen bestimmen. Dies ist zum Verständnis der Kapazität und der späteren Verminderung dieser
nützlich.\todo{Rewrite this more understandably}

\begin{figure}[p]
    \centering
    \begin{subfigure}[b]{1\linewidth}
        \centering
        \includegraphics[width=0.8\textwidth]{entwicklung/cst_estatic/potential_all.png}
        \subcaption{\label{fig:cst_estatic_potential_all}Potentialfeld der Widerstände aus oberer Ansicht}
    \end{subfigure}

    \vspace{2pt}

    \hspace{0.1\linewidth}%
    \begin{subfigure}[t]{.25\linewidth}
        \centering
        \includegraphics[width=1\textwidth,trim={0 0 0 0.8cm},clip]{entwicklung/cst_estatic/potential_3t_t}
        \subcaption{Potential innerhalb des nach oben zeigenden 1206 Widerstandes}
    \end{subfigure}\hfill%
    \begin{subfigure}[t]{.25\linewidth}
        \centering
        \includegraphics[width=1\textwidth]{entwicklung/cst_estatic/potential_3t_b}
        \subcaption{Potential innerhalb des herunterzeigenden 1206 Widerstandes}
    \end{subfigure}\hfill%
    \begin{subfigure}[t]{.25\linewidth}
        \centering
        \includegraphics[width=1\textwidth]{entwicklung/cst_estatic/potential_flip}
        \subcaption{Potential innerhalb des Flipchip}
    \end{subfigure}\hspace{0.1\linewidth}

    \caption{\label{fig:cst_r_potentials}Die Potentialfelder der elektrostatischen Simulation
    der Widerstände, verschiedene Ansichten}
\end{figure}



\begin{figure}[p]
    \centering
    \begin{subfigure}[b]{1\linewidth}
        \centering
        \includegraphics[width=0.8\textwidth]{entwicklung/cst_estatic/d_all}
        \subcaption{\label{fig:cst_estatic_d_all}D-Feld der Widerstände von oberer Ansicht}
    \end{subfigure}

    \vspace{2pt}

    \hspace{0.1\linewidth}%
    \begin{subfigure}[t]{.25\linewidth}
        \centering
        \includegraphics[width=1\textwidth]{entwicklung/cst_estatic/d_3t_t}
        \subcaption{Schnittfläche des D-Feldes in der Mitte des nach oben zeigenden 1206 Widerstandes} 
    \end{subfigure}\hfill%
    \begin{subfigure}[t]{.25\linewidth}
        \centering
        \includegraphics[width=1\textwidth,clip,trim={0 0.4cm 0 0.4cm}]{entwicklung/cst_estatic/d_3t_b}
        \subcaption{Schnittfläche des D-Feldes in der Mitte des herunterzeigenden 1206}
    \end{subfigure}\hfill%
    \begin{subfigure}[t]{.25\linewidth}
        \centering        
        \includegraphics[width=1\textwidth,clip,trim={0cm 0.4cm 0cm 0.4cm}]{entwicklung/cst_estatic/d_flip}
        \subcaption{\label{fig:cst_d_flipchip}Schnittfläche des D-Feldes in der Mitte des Flipchip}
    \end{subfigure}\hspace{0.1\linewidth}

    \caption{\label{fig:cst_r_ds} Die D-Feldstärken der elektrostatischen Simulation in verschiedenen Ansichten.}
\end{figure}

Deutlich zu erkennen ist der Grund der geringeren Kapazität des Flipchip in Abbildung \ref{fig:cst_d_flipchip}
im Vergleich zu dem Standardwiderstand. Durch die geringere metallisierte Oberfläche ist die D-Feld-Intensität
innerhalb der Keramik des Widerstandes verringert, und befindet sich näher an der Unterseite.
Bei den Standardwiderständen liegt eine homogene Ausbreitung des D-Feldes in der Keramik vor.
Die D-Feld-Intensität innerhalb des PCB-Materials ist bei allen drei Widerständen gleich, und scheint ebenfalls
einen großen Einfluss auf die Kapazität zu besitzen.


CST erlaubt die Berechnung des Feldflusses durch eine gegebene Fläche, welches dem
Flächenintegral der Gleichung \ref{eqn:integral_d} entspricht.
Somit können die Ladungsanteile berechnet werden, welche durch das D-Feld verursacht werden.
Abbildung \ref{fig:d_field_probe_all} zeigt die Flächen, welche zum integrieren verwendet wurden.
Die entsprechenden Ergebnisse der Integration sind in Tabelle \ref{table:d_field_integration} dargestellt.

\begin{figure}[h]
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[width=0.9\textwidth]{entwicklung/cst_estatic/d_probe_fc.png}
        \subcaption{\label{fig:d_field_probe_flipchip}Integrationsflächen des Flipchip-Widerstandes}
    \end{subfigure}%
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[width=0.9\textwidth]{entwicklung/cst_estatic/d_probe_3t_t.png}
        \subcaption{\label{fig:d_field_probe_1206}Integrationsflächen des 1206-Widerstandes}
    \end{subfigure}
    \caption[D-Feld Integrationsflächen]{\label{fig:d_field_probe_all}Die in CST genutzten Integrationsflächen (grün) zur
    Berechnung des D-Feld-Durchflusses}
\end{figure}

Angemerkt werden muss hierbei, dass die Simulation auch die Kapazität in das Vakuum simuliert.
Die somit berechneten Ladungen entsprechen nicht nur der Parallel-, sondern auch der Erdkapazität.
Dies erklärt die leichten Diskrepanzen der berechneten Kapazität und der berechneten Feldstärken. 
Aus diesem Grund können die berechneten Feldstärken nur als Richtlinie für die Verteilung der Felder genutzt werden.


\begin{table}[h]
    \centering
    \caption{\label{table:d_field_integration}Ergebnisse der Feldintegration bei $\SI{1}{\volt}$ Potential}
    \begin{tabular}{ |c|r|r| }
        \hline
        Typ & Feld im Keramik-Kern & Feld im PCB \\
        \hline
        1206 & $\SI{17.85}{\femto\coulomb}$ & $\SI{17.19}{\femto\coulomb}$ \\
        Flipchip & $\SI{15.99}{\femto\coulomb}$ & $\SI{17.89}{\femto\coulomb}$ \\
        \hline
    \end{tabular}
\end{table}


Zu sehen ist, dass sich ein erheblicher Anteil des Feldes, circa 50\%, durch das Material des PCBs bewegt. Dies
trifft auf sowohl den Standard-Widerstand als auch den Flipchip zu. 

\subsubsection{Mitigation der Parallelkapazität}
Im Folgenden wird untersucht, ob durch eine bestimmte Platzierung von Elektroden im PCB-Material
die Parallelkapazität verringert werden kann.\todo{Find a citation for this.}
Durch korrekte Platzierung von Elektroden mit festgelegtem Potential kann theoretisch das D-Feld auf diese umgeleitet 
werden, wodurch das PCB-Material selbst eine kleinere Teilhabe an der parasitären Kapazität des Widerstandes haben sollte.

Ein erster Versuch hierfür wird aus zwei symmetrischen Elektroden aufgebaut, welche unterhalb der Kontakte der 
Widerstände aufgebaut werden, und auf das selbe Potential wie die entsprechenden Kontakte gelegt werden.
Abbildung \ref{fig:r_symmetric_shielding} zeigt den Aufbau der im folgenden verwendeten Abschirmungselektroden und
deren Potentiale.

\begin{figure}[h]
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[clip,trim={4.8cm 0 7.2cm 0},width=0.9\linewidth]{entwicklung/cst_estatic_shld/shielding.png}
        \caption{Konstruktion der Schirmungselektroden}
    \end{subfigure}%
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[clip,trim={0 0 0.4cm 0},width=0.9\linewidth]{entwicklung/cst_estatic_shld/shielding_potential.png}
        \caption{\label{fig:r_symmetric_shielding_potential}Potentialfeld der Schirmungselektroden}
    \end{subfigure}
    \caption{\label{fig:r_symmetric_shielding}Schnittbild durch das Simulatiosmodell mit eingebauten Abschirmungselektroden}
\end{figure}

Da es bei diesem Aufbau vier Potentiale gibt, sind auch entsprechend mehr Kapazitäten zu beachten. 
Abbidlung \ref{fig:r_shielding_capacitances} zeigt alle Kapazitäten, welche von einem Kontakt sichtbar sind.

\begin{figure}[h]
    \centering
    \includegraphics[width=0.6\linewidth]{entwicklung/cst_estatic_shld/shielding_capacitors.drawio.png}
    \caption{\label{fig:r_shielding_capacitances}Schematische Darstellung der Kapazitäten, welche einer der Widerstandskontakte sieht.}
\end{figure}

Von Interesse sind die Parallelkapazität der Widerstandskontake, $C_\mathrm{r,p}$, 
welches der im vorherigen Kapitel beschriebenen Kapazität entspricht, sowie den 
Kapazitäten $C_\mathrm{sa,rb}$ und $C_\mathrm{sb,ra}$, welche zwischen dem Widerstand und den 
Schirmungselektroden entstehen. Durch den hier verwendeten Aufbau sind diese Kapazitäten symmetrisch,
und werden im Folgenden als $C_\mathrm{r,sp}$ bezeichnet.
Die Kapazitäten $C_\mathrm{sa,ra}$ und $C_\mathrm{sb,rb}$ sind nicht
relevant für die Bandbreite, da die Schirmelektrode auf das Potential des anliegenden Widerstandes getrieben wird, können
jedoch z.~B. die Eingangskapazität erhöhen. Sie werden im Folgenden als $C_\mathrm{r,s}$ bezeichnet.
Ebenso ist die Kapazität zwischen den Schirmelektroden nicht relevant, da diese separat getrieben werden und nicht hochohmig sind.

\begin{table}[h]
    \centering
    \caption{\label{table:shielding_capacitances}Parasitäre Kapazitäten mit Abschirmungselektroden}
    \begin{tabular}{ |c|c|c|c|c| }
        \hline
        Typ & $C_\mathrm{r,p}$ & $C_\mathrm{r,sp}$ & $C_\mathrm{r,s}$ & $C_\mathrm{r,g}$ \\
        \hline
        1206 & $\SI{5.64}{\femto\farad}$ & $\SI{28.16}{\femto\farad}$ & $\SI{194.25}{\femto\farad}$ & $\SI{17.71}{\femto\farad}$ \\
        Flipchip & $\SI{3.51}{\femto\farad}$ & $\SI{23.39}{\femto\farad}$ & $\SI{183.53}{\femto\farad}$ & $\SI{15.99}{\femto\farad}$ \\
        \hline
    \end{tabular}
\end{table}


\begin{table}[h]
    \centering
    \caption{\label{table:shielding_charges}Ergebnisse der Feldintegration mit Abschrimung bei $\SI{1}{\volt}$ Potential}
    \begin{tabular}{ |c|r|r| }
        \hline
        Typ & Feld im Keramik-Kern & Feld im PCB \\
        \hline
        1206 & $\SI{13.25}{\femto\coulomb}$ & $\SI{10.37}{\femto\coulomb}$ \\
        Flipchip & $\SI{11.35}{\femto\coulomb}$ & $\SI{9.22}{\femto\coulomb}$ \\
        \hline
    \end{tabular}
\end{table}

Tabelle \ref{table:shielding_capacitances} zeigt, dass die nun berechneten gesamten
Parallelkapazitäten ($C_\mathrm{r,p} + C_\mathrm{r,sp}$) wesentlich
geringer sind als diejenigen ohne Abschirmung. Dies wird ebenfalls durch eine erneute Ladungsberechnung
mit der in \ref{fig:d_field_probe_all} aufgezeigten Integrationsflächen bestätigt, dessen Ergebnisse in 
Tabelle \ref{table:shielding_charges} dargestellt sind.
Sowohl die vom Kern als auch die im PCB Verursachten Ladungen wurden verringert, was darauf schließen
lässt dass die Abschirmungselektroden einen größeren Einfluss haben als erwartet.
Abbildung \ref{fig:shielding_d_field} zeigt die Schnittbilder der D-Felder mit Abschirmungselektroden auf.

\begin{figure}[h]
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[clip,trim={0 0 0 0},width=0.9\linewidth]{entwicklung/cst_estatic_shld/d_3t_t.png}
        \caption{Schnittbild des 1206-Widerstandes}
    \end{subfigure}%
    \begin{subfigure}[t]{.5\linewidth}
        \centering
        \includegraphics[clip,trim={0.5cm 0 0.5cm 0},width=0.9\linewidth]{entwicklung/cst_estatic_shld/d_fc.png}
        \caption{Schnittbild des Flipchip}
    \end{subfigure}
    \caption{\label{fig:shielding_d_field}Schnittbild des D-Feldes durch das Simulatiosmodell mit eingebauten Abschirmungselektroden}
\end{figure}

Die Abschirmungselektroden sind somit in der Lage, die parasitäre Parallelkapazität des Widerstandes deutlich
zu verringern. Hierdurch jedoch entstehen größere Kapazitäten zu den jeweiligen Schirmungselektroden, welche somit
auf das gleiche Potential wie den entsprechenden Widerstandskontakt getrieben werden müssen, um negative Effekte auf die
Bandbreite zu vermeiden.
Mit der verringerten Parallelkapazität lassen sich somit größere Widerstände verwenden. Die erneut berechneten
Grenzwerte sind in Tabelle \ref{table:para_rshield_max} aufgelistet.

\begin{table}[h]
    \centering
    \caption{\label{table:para_rshield_max}Obere Grenzwerte der Widerstandsauswahl mit Abschrimung}
    \begin{tabular}{ |c|r| }
        \hline
        Typ & Grenzwert \\
        \hline
        1206 & $\SI{156.96}{\mega\ohm}$ \\
        Flipchip & $\SI{197.22}{\mega\ohm}$ \\
        \hline
    \end{tabular}
\end{table}

Da die berechneten Werte noch nicht der in Kapitel \ref{chap:tia_design_goals} festgelegten
Verstärkung entsprechen, werden zusätzlich noch andere Möglichkeiten zur Verringerung der
Parallelkapazität hinzu gezogen.
Eine dieser Möglichkeiten ist die Nutzung mehrerer Widerstände in Reihenschaltung.
Hierdurch wird der effektive Widerstand der Gesamtschaltung erhöht und die Parallelkapazität
verringert, entsprechend:

\begin{eqnarray}
    R_\mathrm{tot} & = & \sum_{i=1}^{n}{R_i} \\
    C_\mathrm{tot} & = & \left(\sum_{i=1}^{n}{\frac{1}{C_i}} \right)^{-1}
\end{eqnarray}

Und mit einer Vereinfachung, dass alle Widerstände gleich gewählt sind, ergibt sich:

\begin{eqnarray}
    R_\mathrm{tot} & = & R\cdot n \\
    C_\mathrm{tot} & = & \frac{C}{n} \\
    f_\mathrm{c,tot} & = & 2\pi\cdot \left(R_\mathrm{tot}\cdot C_{tot}\right)^{-1} \\
    f_\mathrm{c,tot} & = & 2\pi\cdot \left(Rn \cdot \frac{C}{n}\right)^{-1} \\
    f_\mathrm{c,tot} & = & 2\pi\cdot \left(R\cdot C\right)^{-1}\label{eqn:r_series_frequency}
\end{eqnarray}

Aus Gleichung \ref{eqn:r_series_frequency} lässt sich erschließen, dass die Grenzfrequenz
der Gesamtschaltung der Grenzfrequenz eines einzelnen Widerstandes entspricht.
Dies bedeutet, dass bei Auswahl eines geeigneten Einzelwiderstandes eine beliebig hohe 
Gesamtimpedanz bei gleicher Bandbreite kreiert werden kann.
Zu beachten ist jedoch, dass die einzelnen Zweige dieser Widerstandsschaltung
hochimpedante und somit empfindliche Potentiale dar stellen.
Parasitäre Kapazitäten z.B. zu Erde, wie diejenigen in Tabelle \ref{table:shielding_capacitances} dargestellt,
können an diesen Potentialen ebenfalls die Bandbreite beeinflussen.
In der realen Schaltung wird somit nur eine begrenzte Anzahl an Widerständen in Reihe geschaltet.
Die genaue Menge ergibt sich aus der praktisch unterbringbaren Größe innerhalb der PCB-Schaltung. 

\subsection{Effekte des OpAmp}

\subsubsection{Verstärkungs-Bandbreiten-Produkt}
\subsubsection{OpAmp-Rauschen}


\section{Untersuchung von Kompensationsmöglichkeiten}

\section{Design der Schaltung}
\todo{Is 'Design' an acceptable word?}

\section{Design des PCBs}